博士後期課程の瀬部さんと鷲見さんの研究成果が，電子情報通信学会英文論文誌に採録決定いたしました．瀬部さんは極めて低い電圧で動作するCMOSインバータ回路の構成法を提案し，30 mVの極低電圧で動作するリング発振回路を提案しました．理論的考察に加え，回路シミュレーションやLSIチップの試作評価を通じて，その有効性を明らかにしました．鷲見さんは，極めて低い電圧で動作する否定論理積（NAND）ゲート回路を用いて極低電圧Dフリップフロップ回路（DFF）を提案しました．順序回路の基本構成であるDFFにより，極めて低い電圧で様々な論理演算を実現することができます．詳細な回路シミュレーション，ばらつき耐性評価，そしてLSIチップの試作評価を通じて，その特性を明らかにしました．特に，50 ｍVを下回る極低電圧での回路特性を確認しました．
- H. Sebe, T. Okumura, S. Sumi, D. Kanemoto, P. -H. Chen and T. Hirose, “30-mV supply ring oscillator employing recursive-stacking body-bias inverters for extremely-low-voltage energy harvesting,” IEICE Trans. Electron., vol. E109.C, no. 7, pp. -, 2026. [doi]
- S. Sumi, D. Kanemoto and T. Hirose, “Sub-50-mV extremely low-voltage flip-flop circuit consisting of recursive stacking body-bias CMOS logic gates,” IEICE Trans. Electron., vol. E109.C, no. 7, pp. -, 2026. [doi]