大阪大学 大学院工学研究科 電気電子情報通信工学専攻 廣瀬研究室
Hirose Lab., Div. of EEI Eng., Grad. School of Eng., Osaka University
電子情報通信学会英文論文誌（エレクトロニクス分野：C）アナログ特集号（Special section on Analog Circuits and Their Application Technologies）に 廣瀬 教授の招待論文が掲載決定いたしました．廣瀬研究室で推進している先進的な挑戦，すなわち極めて低い電圧で動作するCMOS集積回路技術をまとめたものです．50 mV以下の極めて低い電圧で動作する集積回路技術，特にCMOSインバータ回路，インバータから構成されるリング発振器，NANDゲート，そしてDFFの構成法を大局的にまとめた論文です．従来の回路設計技術では困難であった極低電圧回路技術を紹介するものです．次世代集積回路技術の可能性を拓く挑戦的開拓研究を議論しています．
Tetsuya Hirose, “Ultra-Low-Voltage CMOS Circuit Design Enabling Sub-50-mV Operation,” IEICE Trans. Electron., vol. E109-C, no. 10, pp. , 2026. [doi]
兼本 大輔 准教授は，このたび本学を退職し，東京理科大学 工学部電気工学科に異動されました．2019年6月以降，当研究室において学務ならびに研究・教育活動に幅広くご尽力いただきました．これまでのご貢献に心より感謝申し上げるとともに，今後のさらなるご活躍をお祈り申し上げます．なお，兼本准教授には，今後も招へい准教授として本研究室にご参画いただき，学生指導および研究・教育活動にご協力いただく予定です．
博士前期課程2年の松森さんの研究論文が，応用物理学会 英文論文誌 JJAP（Japanese Journal of Applied Physics, Special issue: Solid-State Devices and Materials（SSDM2025））に掲載決定いたしました．本研究では，膜型表面応力センサに向けた読み出し回路を提案したものです．センサ信号を周波数信号に変換する従来手法では，コンパレータの非理想要因により周波数特性が劣化する課題がありました．本研究ではこの問題を解決するアーキテクチャを提案し，その特性を評価しました．コンパレータのバイアス電流やばらつきに対して安定に動作することを確認しました．
T. Matsumori, H. Sebe, D. Kanemoto, T. Hirose, “CMOS Readout Circuit with Delay and Offset Voltage Compensation for Membrane-Type Surface-Stress Sensors,” Jpn. J. Appl. Phys. , 2026.
博士前期課程1年の安田さんの研究論文が，応用物理学会 英文論文誌 JJAP（Japanese Journal of Applied Physics, Special issue: Solid-State Devices and Materials（SSDM2025））に掲載決定いたしました．本研究では，サブ30-mVの極低電圧動作に向けたリカーシブスタッキングボディバイアスインバータ（RS-BBI: Recursive stacking body-bias inverter）において，フィードバック方式（FB-BB）とフィードフォワード方式（FF-BB）のボディバイアス（BB）技術を用いたインバータ回路の比較評価を行いました．両者は最小動作電圧・出力振幅・消費電力で同等の性能を示す一方，FF-BB方式はより高い発振周波数を実現することができること，またFF-BB方式は高速性に優れるのに対し，FB-BB方式は高電圧領域での利得や電源変動耐性に優れ，低周波設計にも有利であることを明らかにしました．
博士前期課程2年の岩成 想さんらの研究論文が電子情報通信学会のオープンアクセス英文論文誌 IEICE Electronics Express に採録決定いたしました．ピエゾ素子を用いた振動エネルギーハーベスティングに関する論文で，バイアスフリップ整流回路の高効率な制御方法を提案したものです．特に，オンチップでのシンプルな制御方法を提案しており，オフチップのマイコンやFPGA等による制御を不要としています．提案回路のLSIチップの実装を行い，その性能を評価しました．理想的な全波整流回路と比較し，最大3.2倍の電力を取得できることを確認しました．
S. Iwanari, K. Tanigami, D. Kanemoto, and T. Hirose, “Autonomous self-powered bias-flip rectifier with on-chip flip switch timing controller for piezoelectric energy harvesting,” IEICE Electron. Express, vol. , no. , pp. , 2026. [doi]
ELEXはこちら：ELEX
博士後期課程3年 Li さんの研究成果を国際会議 IEEE ISCAS (International Symposium on Circuits and Systems) 2026で口頭発表いたします．当研究室で推進している極低電圧で動作する最先端の集積回路技術の一環として，極低電圧パルスを高効率に増幅するパルスダブラ回路技術を提案します．極低電圧動作・高効率動作に特化した新規の回路技術を構築することにより，従来回路にない新規のパルスダブラを実現しました．回路動作の理論的な解析・考察とともに，コンピュータシミュレーション評価によりその有効性を確認しました．次世代の集積回路技術の一翼を担う研究成果を発表いたします．
J. Li, N. Kurisu, D. Kanemoto and T. Hirose, “A 267-mV input and 122-ns fall time, precharged cross-coupled pulse voltage doubler for low-voltage thermoelectric energy harvesting,” in Proc. IEEE Int. Symp. Circuits Syst. (ISCAS), May 2026. pp. 1-5.
ISCAS 2026はこちら：ISCAS 2026
博士後期課程の瀬部さんと鷲見さんの研究成果が，電子情報通信学会英文論文誌に採録決定いたしました．瀬部さんは極めて低い電圧で動作するCMOSインバータ回路の構成法を提案し，30 mVの極低電圧で動作するリング発振回路を提案しました．理論的考察に加え，回路シミュレーションやLSIチップの試作評価を通じて，その有効性を明らかにしました．鷲見さんは，極めて低い電圧で動作する否定論理積（NAND）ゲート回路を用いて極低電圧Dフリップフロップ回路（DFF）を提案しました．順序回路の基本構成であるDFFにより，極めて低い電圧で様々な論理演算を実現することができます．詳細な回路シミュレーション，ばらつき耐性評価，そしてLSIチップの試作評価を通じて，その特性を明らかにしました．特に，50 ｍVを下回る極低電圧での回路特性を確認しました．
電子情報通信学会集積回路研究会学生・若手研究会（平良港ターミナルビル大研修室＠沖縄県宮古島市，12月6日～8日）で4件の成果発表を行いました．M2の松森君，川上君，大久保君，D1の鷲見君が成果を発表し，参加者とディスカッションを行いました．
博士後期課程学生の松本香さんの論文が，電子情報通信学会論文誌Cに掲載決定いたしました．超小型のオンチップフォトダイオードを太陽電池として用い，回路利用するための方法を議論したものです．超小型IoTシステムの実現に向けた基盤技術になることが期待されます．
松本 香，黒木 修隆，沼 昌宏，毎田 修，兼本 大輔，廣瀬 哲也，”光エネルギーハーベスティング応用に向けたオンチップフォトダイオードと昇圧回路の構成法比較評価,” 電子情報通信学会論文誌C，Vol. J109-C, No. 1, pp. 53-62, 2026.
国際会議 International conference on Solid-State Devices and Materials（SSDM）2025で研究成果発表を行います．本年度で57回目の開催となるSSDMは9月15日から18日かけパシフィコ横浜にて開催されます．当研究室からは，M2の岩成君，松森君，M1の安田君が研究成果を発表します．