カテゴリー: 論文

電子情報通信学会英文論文誌（エレクトロニクス分野：C）アナログ特集号（Special section on Analog Circuits and Their Application Technologies）に 廣瀬 教授の招待論文が掲載決定いたしました．廣瀬研究室で推進している先進的な挑戦，すなわち極めて低い電圧で動作するCMOS集積回路技術をまとめたものです．50 mV以下の極めて低い電圧で動作する集積回路技術，特にCMOSインバータ回路，インバータから構成されるリング発振器，NANDゲート，そしてDFFの構成法を大局的にまとめた論文です．従来の回路設計技術では困難であった極低電圧回路技術を紹介するものです．次世代集積回路技術の可能性を拓く挑戦的開拓研究を議論しています．

Tetsuya Hirose, “Ultra-Low-Voltage CMOS Circuit Design Enabling Sub-50-mV Operation,” IEICE Trans. Electron., vol. E109-C, no. 10, pp. , 2026. [doi]

電子情報通信学会：こちら
電子情報通信学会英文論文誌：こちら / J-Stage

博士前期課程2年の松森さんの研究論文が，応用物理学会 英文論文誌 JJAP（Japanese Journal of Applied Physics, Special issue: Solid-State Devices and Materials（SSDM2025））に掲載決定いたしました．本研究では，膜型表面応力センサに向けた読み出し回路を提案したものです．センサ信号を周波数信号に変換する従来手法では，コンパレータの非理想要因により周波数特性が劣化する課題がありました．本研究ではこの問題を解決するアーキテクチャを提案し，その特性を評価しました．コンパレータのバイアス電流やばらつきに対して安定に動作することを確認しました．

T. Matsumori, H. Sebe, D. Kanemoto, T. Hirose, “CMOS Readout Circuit with Delay and Offset Voltage Compensation for Membrane-Type Surface-Stress Sensors,” Jpn. J. Appl. Phys. , 2026.

論文誌のリンクはこちら：JJAP
論文へのリンクはこちら：doi

博士前期課程1年の安田さんの研究論文が，応用物理学会 英文論文誌 JJAP（Japanese Journal of Applied Physics, Special issue: Solid-State Devices and Materials（SSDM2025））に掲載決定いたしました．本研究では，サブ30-mVの極低電圧動作に向けたリカーシブスタッキングボディバイアスインバータ（RS-BBI: Recursive stacking body-bias inverter）において，フィードバック方式（FB-BB）とフィードフォワード方式（FF-BB）のボディバイアス（BB）技術を用いたインバータ回路の比較評価を行いました．両者は最小動作電圧・出力振幅・消費電力で同等の性能を示す一方，FF-BB方式はより高い発振周波数を実現することができること，またFF-BB方式は高速性に優れるのに対し，FB-BB方式は高電圧領域での利得や電源変動耐性に優れ，低周波設計にも有利であることを明らかにしました．

• Y. Yasuda, S. Sumi, D. Kanemoto, T. Hirose, “Comparative Study of Recursive Stacking Feedforward/Feedback Body-Bias Inverters for Extremely Low-Voltage Ring Oscillators,” Jpn. J. Appl. Phys. , 2026.

論文誌のリンクはこちら：JJAP
論文へのリンクはこちら：doi

博士後期課程の瀬部さんと鷲見さんの研究成果が，電子情報通信学会英文論文誌に採録決定いたしました．瀬部さんは極めて低い電圧で動作するCMOSインバータ回路の構成法を提案し，30 mVの極低電圧で動作するリング発振回路を提案しました．理論的考察に加え，回路シミュレーションやLSIチップの試作評価を通じて，その有効性を明らかにしました．鷲見さんは，極めて低い電圧で動作する否定論理積（NAND）ゲート回路を用いて極低電圧Dフリップフロップ回路（DFF）を提案しました．順序回路の基本構成であるDFFにより，極めて低い電圧で様々な論理演算を実現することができます．詳細な回路シミュレーション，ばらつき耐性評価，そしてLSIチップの試作評価を通じて，その特性を明らかにしました．特に，50 ｍVを下回る極低電圧での回路特性を確認しました．

• H. Sebe, T. Okumura, S. Sumi, D. Kanemoto, P. -H. Chen and T. Hirose, “30-mV supply ring oscillator employing recursive-stacking body-bias inverters for extremely-low-voltage energy harvesting,” IEICE Trans. Electron., vol. E109.C, no. 7, pp. -, 2026. [doi]
• S. Sumi, D. Kanemoto and T. Hirose, “Sub-50-mV extremely low-voltage flip-flop circuit consisting of recursive stacking body-bias CMOS logic gates,” IEICE Trans. Electron., vol. E109.C, no. 7, pp. -, 2026. [doi]

博士後期課程学生の松本香さんの論文が，電子情報通信学会論文誌Cに掲載決定いたしました．超小型のオンチップフォトダイオードを太陽電池として用い，回路利用するための方法を議論したものです．超小型IoTシステムの実現に向けた基盤技術になることが期待されます．

松本 香，黒木 修隆，沼 昌宏，毎田 修，兼本 大輔，廣瀬 哲也，”光エネルギーハーベスティング応用に向けたオンチップフォトダイオードと昇圧回路の構成法比較評価,” 電子情報通信学会論文誌C，Vol. J109-C, No. 1, pp. 53-62, 2026.

・電子情報通信学会はこちら：電子情報通信学会
・電子情報通信学会論文誌Cはこちら：論文誌C

博士前期課程2年のLiさんの論文が，応用物理学会 英文論文誌 JJAP（Japanese Journal of Applied Physics, Special issue: Solid-State Devices and Materials（SSDM 2024））に掲載決定いたしました．超低消費電力で動作するIoTデバイス向けの電源回路を提案したものです．特にオフチップキャパシタを不要としたキャパシタレスレギュレータ（LDO）を提案しました．回路アーキテクチャの提案のみならず，シミュレーションおよびLSIチップの試作評価を通じて，有効性を示しました．

• J. Li, Y. Mizuno, H. Sebe, S. Sumi, D. Kanemoto, T. Hirose, “Ultra-low quiescent current off-chip capacitor-less low-dropout linear regulator with enhanced load-transient response for low-power IoT devices,” Jpn. J. Appl. Phys. 64
  01SP22, 2025.

論文誌のリンクはこちら：JJAP
論文へのリンクはこちら：doi

電子情報通信学会 英文論文誌（IEICE Transactions on Electronics） 特集号（アナログ回路と応用技術（Special Section on Analog Circuits and Their Application Technologies））に，博士後期課程の瀬部 光さんと博士前期課程の糸田川 佳克さんの研究論文の採録が決定いたしました．

瀬部さんの研究論文は，熱電発電素子（TEG: Thermoelectric Generator）からの低電圧を昇圧し，回路利用するためのチャージポンプ回路とそのドライバ回路を提案したものです．60mV以下の極めて低い電圧で動作する昇圧回路の設計手法を提案し，LSIチップで動作実証を行った極めて挑戦的な研究論文です．

• H. Sebe, D. Kanemoto, T. Hirose, “Sub-60-mV Charge Pump and its Driver Circuit for Extremely Low-Voltage Thermoelectric Energy Harvesting,” IEICE Trans. Electron., vol. E107-C, no. 10, pp. , 2024. [doi]

糸田川さんの研究論文は，アナログ信号処理回路において必須となる参照電圧源回路，特にシリコンのバンドギャップ電圧に基づいた参照差電圧生成回路を提案したものです．また，一定電圧の参照電圧だけでなく，その電圧をプログラマブルに変更できる設計手法を提案いたしました．ナノワットの極めて低い消費電力で動作するプログラマブルな参照差電圧源回路の設計手法を提案し，LSIチップでその動作実証を行いました．

• Y. Itotagawa, K. Atsumi, H. Sebe, D. Kanemoto, T. Hirose, “Programmable Differential Bandgap Reference Circuit for Ultra-Low-Power CMOS LSIs,” IEICE Trans. Electron., vol. E107-C, no. 10, pp. , 2024. [doi]

電子情報通信学会はこちら：IEICE

博士前期課程2年の水野さんの論文が，応用物理学会 英文論文誌 JJAP（Japanese Journal of Applied Physics, Special issue: Solid-State Devices and Materials（SSDM 2023））に掲載決定いたしました．超低消費電力で動作するIoTデバイス向けの電源回路を提案したものです．回路アーキテクチャの提案のみならず，シミュレーションおよびLSIチップの試作評価を通じて，有効性を示しました．

• Y. Mizuno, H. Sebe, D. Kanemoto, T. Hirose, “Ultra-low power low-dropout linear regulator with a load current tracking bias current generator for loT devices,” Jpn. J. Appl. Phys. 63 02SP96, 2024.

論文誌のリンクはこちら：JJAP
論文へのリンクはこちら：doi

社会人博士の三井さんの論文が， 応用物理学会 英文論文誌 JJAP（Japanese Journal of Applied Physics, Special issue: Solid State Devices and Materials (SSDM2023)）に掲載決定いたしました．省電力でありながら，安定した出力が得られる電源集積回路技術を提案した論文です．低消費電力動作で特定の周波数における電源変動が抑えられる技術を提案し，その技術を活用したLSIチップの実装・評価を通し，有効性を示しました．

• K. Mii, D. Kanemoto, T. Hirose, “Low Quiescent Current LDO with FVF-Based PSRR Enhanced Circuit for EEG Recording Wearable Devices,” Jpn. J. Appl. Phys. 63, 03SP33, 2024.

論文誌のリンクはこちら：JJAP
論文へのリンクはこちら：doi

社会人博士の松塚さんの論文が， 応用物理学会 英文論文誌 JJAP（Japanese Journal of Applied Physics, Special issue: Solid State Devices and Materials (SSDM2022)）に掲載決定いたしました．小型二次電池等に蓄えられたエネルギーを高効率に利用するための集積回路技術を提案した論文です．可変の降圧比・周波数制御技術を提案し，LSIチップで実装し，評価したものです．

• Ryo Matsuzuka, Shuto Kanzaki, Kaori Matsumoto, Nobutaka Kuroki, Masahiro Numa, Daisuke Kanemoto, Tetsuya Hirose, “Switched-capacitor voltage buck converter with variable step-down and switching frequency controllers for low-power and high-efficiency IoT devices,” Jpn. J. Appl. Phys. 62, pp. SC1082-1-SC1082-7, 2023. [doi]

論文誌のリンクはこちら：JJAP
論文へのリンクはこちら：doi