講演・特許・著書

招待講演 / Invited Lecture

  1. 廣瀬 哲也, “食の品質を見える化するエレクトロニクス,” 大阪大学先導的学際研究機構 産業バイオイニシアティブ研究部門フォーラム 食を守るエレクトロニクス，大阪，2024年4月24日．
  2. 廣瀬 哲也, “微弱環境エネルギー利用に向けた電源回路技術,” 電子情報通信学会ソサイエティ大会，金沢市，2018年9月13日．
  3. T. Ozaki，T. Hirose，H. Asano，N. Kuroki，and M. Numa, “A self-biased low-dropout linear regulator for ultra-low power battery management,” IEEE EDS Kansai Chapter, The 17th Kansai Colloquium Electron Devices Workshop, Jan. 2018.
  4. 廣瀬 哲也, “環境エネルギー利用に向けた半導体集積回路設計,” 神戸大学 先端膜工学研究拠点 第１回ワークショップ，2015年10月22日．
  5. T. Hirose, “Ultra low-power analog and digital circuit design,” seminar at AMS，Graz, Austria，18 Sept., 2015．
  6. 岡田 光司, 雫 譲, 廣瀬 哲也, “エネルギーハーベスティングのシステム回路設計　～ 高効率な昇圧回路と低消費電力なデジタル回路設計 ～,” 電子情報通信学会　集積回路研究専門委員会，横須賀市，2015年7月3日．
  7. 廣瀬 哲也, “超低電力CMOS LSIのためのエネルギーハーベスティングシステムの設計と実装,” 京都大学大学院情報学研究科通信情報システム専攻 2015年度談話会，京都，2015年4月17日．
  8. 廣瀬 哲也, “環境エネルギーを利用した超低電力集積回路設計の取り組み,” 電子情報通信学会 集積回路研究専門委員会 シリコンRF研究会，鹿児島，2014年7月18日．
  9. 廣瀬 哲也, “環境エネルギーを利用した自立型超低電力LSIシステムの創出に向けた取り組み,” 第879回紫翠会例会講演会，大阪，2014年2月26日．
  10. T. Hirose, “Design of an Ultra-Low Power CMOS Amplifier for Low-Voltage Power-Aware Analog LSIs,” The IEEE 10th international Conference on ASIC (ASICON), pp. 99-102, 2013.
  11. 廣瀬 哲也, “サブスレッショルド特性を利用した超低電力LSIシステムの要素回路技術に関する研究,” STARC 技術移転支援セミナー，横浜, 2012年10月30日．
  12. 廣瀬 哲也, “超低電力ナノワットCMOS LSIに向けたアナログ・ディジタル回路技術,” 第27回低消費電力・高速LSI技術懇談会，東京, 2012年10月15日．
  13. Hirose, Tetsuya, “Ultra-low Power and High-Performance Analog Circuit Design Techniques for Energy-Harvesting Systems,” 2012 International conference on Solid State Devices and Materials Short Course (1) ，pp. 28-45, Kyoto, Japan, Sep. 24, 2012．
  14. 廣瀬 哲也, “エネルギー・ハーベスティングに向けた超低電力集積回路技術,” AETワークショップ　特別講演（東京），2012年6月．
  15. 廣瀬 哲也, “ナノワットの微弱電力で動作する集積回路技術の開拓とそれを用いたセンサネットワーク等の応用技術の開発,” NEDO若手研究グラント 産学マッチングデー2011（大阪），2012年1月．
  16. Hirose, Tetsuya, “Ultra-Low Power and Low Voltage Circuit Design for Next-Generation Power-Aware LSI Applications,” International SoC Conference 2011, pp. 24-27, Jeju, Korea. (Nov. 17-18, 2011).
  17. 廣瀬 哲也, “低エネルギー社会に向けた超低電力LSIの開拓とその応用展開,” 第29回神戸大学工学部公開講座・ひょうご講座，pp. 33-38 ， (神戸)，2011年6月．
  18. 廣瀬 哲也, “超低電力LSI開拓の取り組み,” 大阪大学大学院工学研究科特別講義, (大阪)，2010年11月．
  19. 廣瀬 哲也, “ＭＯＳＦＥＴのしきい値電圧を参照した極低電力ＬＳＩ用基準電圧源回路,” 北海道地域３大学新技術説明会, pp. 57-61, (東京)，2010年10月．
  20. Hirose, Tetsuya, “Reference Circuit Design for Nano-Power Subthreshold CMOS LSIs,” 2010 CMOS Emerging Technologies Workshop, (Whistler, BC, CANADA), 2010年5月.
  21. 廣瀬 哲也, “CMOSトランジスタの物理特性を利用した集積回路設計,” KOBE工学サミット, (神戸), 2008年12月.
  22. 廣瀬 哲也, “MOSFETのサブスレッショルド特性を利用した新機能LSI応用技術,” IEEE Circuits and Systems Society, Kansai Chapter 講演会（サブスレッショルドLSI）, (大阪), 2007年7月.
  23. 廣瀬 哲也, “MOSFETのサブスレッショルド特性を利用したスマートセンサLSIの開拓,” VDECデザイナーフォーラム2006（若手の会）, (高知), 2006年9月.

特許 / Patent

  1. 廣瀬哲也，鷲見真太郎，”半導体論理回路及び半導体集積回路,” 特願2023-92315（2023年6月5日）．
  2. 廣瀬哲也，瀬部　光，”電源回路、パワーマネジメント回路及びセンサデバイス,” 特願2022-080664（2022年5月17日）．
  3. 尾崎年洋，廣瀬哲也, “差動増幅回路のための適応バイアス生成回路及び差動増幅回路,” 特願2013-041698 (2013年3月4日)．
  4. 大﨑勇士，廣瀬哲也, “AD変換回路,” 特願2012-093682 (2012年4月17日)．
  5. 増田長太郎，廣瀬哲也, “ダイナミックコンパレータのためのオフセット電圧補正回路とそれを用いたダイナミックコンパレータ回路,” 特願2012-047754 (2012年3月5日)．
  6. 廣瀬哲也, 大﨑勇士, 鶴屋由美子, 小林 修, “差動増幅回路,” 特願2012-016887 (2012年1月30日)．
  7. 廣瀬 哲也, 椿 啓志, 磯野 航輔, “コンパレータ回路,” 特願2011-209587.
  8. 廣瀬 哲也, 志賀 誠一郎, 大﨑 勇士, “弛張発振回路,” 特願2011-185043.
  9. 廣瀬 哲也, 磯野 航輔, 大﨑 勇士, “電流源回路のための電流補正回路,” 特願2011-039987 (2011年2月25日).
  10. 廣瀬 哲也, 増田 長太郎, “センスアンプ回路,” 特願2011-037119 (2011年2月23日).
  11. 廣瀬 哲也, “基準電圧源回路,” 特願2010-248553 (2010年11月5日).
  12. 廣瀬 哲也, 松本 啓, 大﨑 勇士, “サブスレッショルドSRAMのための電源電圧制御回路及び制御方法,” 特願2010-172606 (2010年7月30日).
  13. Tetsuya HIROSE, Yuji OSAKI, Toshihiko MORI, “LEVEL CONVERTER CIRCUIT FOR USE IN CMOS CIRCUIT DEVICE PROVIDED FOR CONVERTING SIGNAL LEVEL OF DIGITAL SIGNAL TO HIGHER LEVEL,” US 13/181825.
  14. 廣瀬 哲也, 大﨑 勇士, 森 俊彦, “レベルコンバータ回路,” 特願2010-159588 (2010年7月14日).
  15. Tetsuya HIROSE, Keishi TSUBAKI, Masahiro Numa, “COMPARATOR CIRCUIT PROVIDED WITH DIFFERENTIAL AMPLIFIER MAKING LOGICAL JUDGEMENT BY COMPARING INPUT VOLTAGE WITH REFERENCE VOLTAGE,” US 13/036405, US 2011-0210762 A1.
  16. 廣瀬 哲也, 椿 啓志, 沼 昌宏, “コンパレータ回路,” 特願2010-044369 (2010年3月1日).
  17. Tetsuya HIROSE, Yuji OSAKI, “REFERENCE CURRENT SOURCE CIRCUIT,” US 13/192854.
  18. 廣瀬 哲也, 大﨑 勇士, “基準電流源回路,” 特願2010-172391 (2010年7月30日).
  19. Tetsuya HIROSE, Toyoaki KITO, Yuji OSAKI, “REFERENCE CURRENT SOURCE CIRCUIT PROVIDED WITH PLURAL POWER SOURCE CIRCUITS HAVING TEMPERATURE CHARACTERISTICS,” US 8,305,134 B2, Nov. 6, 2012.
  20. 廣瀬 哲也, 鬼頭 豊明, 大﨑 勇士, “基準電流源回路,” 特願2009-048379 (2009年3月2日)，特許出願2010-40627（2010年2月25日），特許公開2010-231774（2010年10月14日）, 特許第4837111号.
  21. Tetsuya HIROSE, Yuji OSAKI, Kei MATSUMOTO, “POWER SUPPLY VOLTAGE CONTROLLING CIRCUIT FOR USE IN SUBTHRESHOLD DIGITAL CMOS CIRCUIT,” US 12/713372 (MAY 28, 2010), 2011-0025285 (Feb. 3, 2011).
  22. 廣瀬 哲也, 大﨑 勇士, 松本 啓, “サブスレッショルドディジタルCMOS回路のための電源電圧制御回路及び制御方法,” 特願2009-180244 (2009年8月1日), 特願2010-040630, 特開2011-055459 (2011年3月17日), 特許第4791581号.
  23. 廣瀬 哲也, 松本 啓, 大﨑 勇士, “CMOSインバータ回路,” 特願2009-48641 (2009年3月2日), 特許出願2009-48641（2009年3月2日），特許公開2010-206427（2010年9月16日）.
  24. 廣瀬 哲也, 浅井 哲也, 雨宮 好仁, 上野 憲一, “基準電圧発生回路,” 特願2009-524458 (2008年7月16日); PCT/JP2008/062830, 公開 WO/2009/014042, USP 8,350,553.
  25. 廣瀬 哲也, 浅井 哲也, 雨宮 好仁, 綱渕 輝幸, “遠赤外線センサ,” 特願2005-75524 (2005年3月16日), 特開2006-258562 (2006年9月28日).

著書 / Book

  1. N. West, D. Harris, CMOS VLSI Design: A Circuits and Systems Perspective (4th edition), Addison Wesley, 2010.（宇佐美公良，池田　誠，小林和淑監訳, ウェスト&ハリス CMOS VLSI 回路設計 応用編, 廣瀬哲也，高橋篤司，天野英晴，山岡雅直，高宮　真，宇佐美公良，池田　誠，小林和淑，戸川　望，小松　聡訳，分担執筆（廣瀬，第9章, pp. 447-518），丸善出版，2014年1月31日．）
  2. 廣瀬 哲也，OHM大学テキスト 集積回路工学，4-5章，pp. 42-69，吉本雅彦 編，オーム社，東京，平成25年9月20日.
  3. 廣瀬 哲也，OHM大学テキスト アナログ電子回路，9-10章，pp. 77-106，永田 真 編，オーム社，東京，平成25年3月20日.
  4. 廣瀬 哲也，OHM大学テキスト 電気回路Ⅱ，3-6章，pp. 29-72，竹野 裕正 編，オーム社，東京，平成24年10月20日.
  5. Ueno, K. and Hirose, T., “Microwatt Power CMOS Analog Circuit Designs: Ultralow Power LSIS for Power-Aware Applications”, in Advanced Circuits for Emerging Technologies (ed K. Iniewski), John Wiley & Sons, Inc., Hoboken, NJ, USA. doi: 10.1002/9781118181508.ch11, 2012.
  6. Tovar G.M., Fukuda S.E., Asai T., Hirose T., and Amemiya Y., “Analog CMOS circuits implementing neural segmentation model based on symmetric STDP learning,” Neural Information Processing, Ishikawa M., Doya K., Miyamoto H., and Yamakawa T., Eds., Lecture Notes in Computer Science, vol. 4985, pp. 117-126, Springer, Berlin / Heidelberg (2008).
  7. Utagawa A., Asai T., Hirose T., and Amemiya Y., “Noise shaping pulse-density modulation in inhibitory neural networks with subthreshold neuron circuits,” Brain-Inspired IT III, Natsume K., Hanazawa A., and Miki T., Eds, International Congress Series, vol. 1301, pp. 71-74, Elsevier, Netherlands (2007).
  8. Hirose T., Ueno K., Asai T., and Amemiya Y., “Single-flux-quantum circuits for spiking neuron devices,” Brain-Inspired IT II, Ishii K., Natsume K., and Hanazawa A., Eds., International Congress Series, vol. 1291, pp. 221-224, Elsevier, Netherlands (2006).